IPW

BEST AVAILABLE COPY PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031 U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE aperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number. **Application Number** 10/710,398 TRANSMITTAL Filing Date 7/8/2004 **FORM** First Named Inventor Yung-Chun Lei **Art Unit** (to be used for all correspondence after initial filing) **Examiner Name Attorney Docket Number** MTKP0068USA Total Number of Pages in This Submission **ENCLOSURES** (Check all that apply) After Allowance communication ~ Fee Transmittal Form Drawing(s) to Technology Center (TC) Appeal Communication to Board Licensing-related Papers of Appeals and Interferences Fee Attached Appeal Communication to TC **Petition** (Appeal Notice, Brief, Reply Brief) Amendment/Reply Petition to Convert to a **Proprietary Information** After Final **Provisional Application** Power of Attorney, Revocation Status Letter **Change of Correspondence Address** Affidavits/declaration(s) Other Enclosure(s) (please Terminal Disclaimer Identify below): **Extension of Time Request** Request for Refund **Express Abandonment Request** CD, Number of CD(s)\_ Information Disclosure Statement Remarks Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Response to Missing Parts under 37 CFR 1.52 or 1.53 SIGNATURE OF APPLICANT, ATTORNEY, OR AGENT Firm Winston Hsu, Reg. No.: 41,526 Individual name Signature Date CERTIFICATE OF TRANSMISSION/MAILING I hereby certify that this correspondence is being facsimile transmitted to the USPTO or deposited with the United States Postal Service with sufficient postage as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on the date shown below. Typed or printed name

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

ON PE JC180

AND A 7014 DENTE TRADEMENT

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

# FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

**TOTAL AMOUNT OF PAYMENT** 

(\$)	0.00	
IWI	4.44	

Complete if Known					
Application Number	10/710,398				
Filing Date	7/8/2004				
First Named Inventor	Yung-Chun Lei				
Examiner Name					
Art Unit					
Attomory Docket No.	MTKP0068USA				

METHOD OF PAYMENT (check all that apply)	FEE CALCULATION (continued)					
Check Credit card Money Other None	3. ADDITIONAL FEES					
Order —	<u>Large l</u>	Entity	Small	Entity		
Deposit Account:	Fee Code			Fee (\$)	Fee Description	Eac Date
Account 50-3105	<b>Code</b> 1051	(*) 130	<b>Code</b> 2051		Surcharge - late filing fee or oath	Fee Paid
Number Deposit North Associate Intelligence Deposit	1052	50	2052		Surcharge - late provisional filing fee or	
Account North America Intellectual Property Corp.					cover sheet	
The Director is authorized to: (check all that apply)	1053	130	1053		Non-English specification	
Charge fee(s) indicated below Credit any overpayments		2,520		·	For filing a request for ex parte reexamination  Requesting publication of SIR prior to	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920	Requesting publication of SIR prior to Examiner action	
Charge fee(s) indicated below, except for the filing fee to the above-identified deposit account.	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	
1. BASIC FILING FEE	1252	420	2252	210	Extension for reply within second month	
Large Entity Small Entity	1253	950	2253	475	Extension for reply within third month	
Fee Fee Fee Fee Description Fee Paid Code (\$) Code (\$)	1254	1,480	2254	740	Extension for reply within fourth month	<u> </u>
1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	<del>  </del>
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402	165	Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	
SUBTOTAL (1) (\$) 0.00		110	2452	55	Petition to revive - unavoidable	
		1,330	2453	665	Petition to revive - unintentional	<u> </u>
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE	1501		2501		Utility issue fee (or reissue)	
Total Claims below Fee Paid		480	2502		Design issue fee	
Independent 2** - Y	1503	640	2503		Plant issue fee	
Claims — — — — — — — — — — — — — — — — — — —	1460	130	1460		Petitions to the Commissioner	
	1807	50	1807		Processing fee under 37 CFR 1.17(q)	<del>                                     </del>
Large Entity   Small Entity   Fee Fee Fee Fee Description	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$) Code (\$)	8021	40	8021	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20	1809	770	2809	385	Filing a submission after final rejection	
1201 86 2201 43 Independent claims in excess of 3 1203 290 2203 145 Multiple dependent claim, if not paid	1040	770	2810	7 205	(37 CFR 1.129(a))  For each additional invention to be	
	1810	770	2010 	, 303	examined (37 CFR 1.129(b))	<u> </u>
1204 86 2204 43 ** Reissue independent claims over original patent	1801	770	2801	385		
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application	
SUBTOTAL (2) (\$) 0.00	1	fee (sp				<u> </u>
**or number previously paid, if greater, For Reissues, see above	*Redu	iced by	Basic I	Filing F	ee Paid SUBTOTAL (3) (\$) 0.00	
SUBMITTED BY					(Complete (if applicable))	

SUBMITTED BY					(Complete (	if applicable))
Name (Print/Type)	Winston Hsu	1 1 - 4	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature		Musia	noto		Date	8721200
					4.	

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

AUG D 4 7004 DE VOISON BY TRADEMAN Under the Par

PTO/SB/02B (11-00)

Approved for use through 10/31/2002. OMB 0651-0032


U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# **DECLARATION** — Supplemental Priority Data Sheet

Additional foreign app	lications:				
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy YES	Attached? NO
092118757	Taiwan R.O.C	07/09/2003			
	•				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



# निर्मात्रमाय जाय जाय जाय जाय जाय जाय जाय जाय जाय

# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder

申 請 日:西元 2003 年 07 月 09 日

Application Date

申 請 案 號: 092118757

Application No.

申 請 人 : 聯發科技股份有限公司

Applicant(s)

CERTIFIED COPY OF PRIORITY DOCUMENT

j

Director General



發文日期: 西元 2003 年 10 月 17


Issue Date


發文字號: 09221050630

Serial No.

申請日期:	IPC分类	類 .				
申請案號:			-	•	••	•

(以上各欄由	本局填	註) すいかのは
		發明專利說明書
* —	中文	應用跳躍式浮點數運算法之數位訊號處理器
發明名稱	英 文	DIGITAL SIGNAL PROCESSOR BASED ON JUMPING FLOATING POINT ARITHMETIC
	姓 名 (中文)	1. 雷永群 2. 陳玉銖 3. 張祐齊
_		1. Lei, Yung-Chun 2. Chen, Yu-Chu 3. Chang, Yu-Chi
發明人 (共3人)	國 籍中英文)	1. 中華民國 TW 2. 中華民國 TW 3. 中華民國 TW
	中文)	1. 新竹市東區豐功里二十四鄰建中一路三十一號十八樓之三 2. 新竹市寶山路一四五巷二十一號七樓 3. 桃園市長壽街八十四之二號
	ス・ナー	1.18F-3, No. 31, Chien-Chung I Rd. Hsin-Chu City, Taiwan, R.O.C. 2.7F, No. 21, Lane 145, Pao-Shan Rd. Hsin-Chu City, Taiwan, R.O.C. 3.No. 84-2, Chang-Shou St., Tao-Yuan City, Taiwan, R.O.C.
•	名稱或 姓 名 (中文)	1. 聯發科技股份有限公司
	名稱或 姓 名 (英文)	1. MediaTek Inc.
= (	國籍中英文)	1. 中華民國 TW
申請人 (共1人) (大)	住居所營業所)中文)	1. 新竹市新竹科學工業園區創新一路13號1F (本地址與前向貴局申請者相同)
( >	住居所 营業所) 英文)	1.1F, No. 13, Innovation Road 1, Science-Based Industrial Park, Hsin-Chu City, Taiwan, R.O.C.
	代表人	1. 蔡明介
4	代表人 英文)	l.Tsai, Ming-Kai





## 四、中文發明摘要 (發明名稱:應用跳躍式浮點數運算法之數位訊號處理器)


五、(一)、本案代表圖為:第\_\_\_十一\_\_圖

(二)、本案代表圖之元件代表符號簡單說明

六、英文發明摘要 (發明名稱:DIGITAL SIGNAL PROCESSOR BASED ON JUMPING FLOATING POINT ARITHMETIC)

A digital signal processor for processing a plurality of data sets with a fixed point representation or a jumping floating point representation. The digital signal processor includes a multiplication circuit, an extracting/shifting device, a plurality of representation converters, and an arithmetic unit. The multiplication circuit is used to





# 四、中文發明摘要 (發明名稱:應用跳躍式浮點數運算法之數位訊號處理器)

70 數位訊號處理器

73 第五表示法轉換電路

76 乘法電路

78 萃取位移裝置

80 選擇運算模組

82 储存装置

89 選擇裝置

72 資料接收端

75 第六表示法轉換電路

77 萃取装置

79 位移裝置

81 運算單元

86 資料寫入端

六、英文發明摘要 (發明名稱:DIGITAL SIGNAL PROCESSOR BASED ON JUMPING FLOATING POINT ARITHMETIC)


multiplying two low-bit number data sets with each other. The extracting/shifting device is electrically connected to the multiplication circuit for transforming the high-bit number data set with the jumping floating point representation to a high-bit number data set with the fixed point representation. Each



四、中文發明摘要 (發明名稱:應用跳躍式浮點數運算法之數位訊號處理器)

六、英文發明摘要 (發明名稱: DIGITAL SIGNAL PROCESSOR BASED ON JUMPING FLOATING POINT ARITHMETIC)

representation converter is used to transform a data set between the fixed point representation and the jumping floating point representation. The arithmetic unit is used to operate a plurality of data sets.



· 、本案已向				
家(地區)申請專利	申請日期	<b>案</b> 號	主張專利法第二十四條	第一項優先村
				· . · ·
		-		· · · · · · · · · · · · · · · · · · ·
		無		·· .
□→泥苗利池第一日	1 一 / 一 / 一 / 石 _ 75 /			
、□主張專利法第二十	<b>厂五條之一另一項</b> 废	:先權:		
申請案號:				
		無		
日期:				
- 十進士安伦岱△惠未	1.1. 位一上收益一位	一一	the sea the sea the sea	
工水个不小和口。	1次另一1 次次	□ 第一 款 但 音 攻 □ 」,	第二款但書規定之期間	
日期:				
一一上四小山山山市大				
、□有關微生物已寄存	·於國外:			
寄存國家:		A.		
寄存機構:		無		
寄存日期:				
寄存號碼:	*			•
□有關微生物已寄存	-於國內(本局所指定	モ之寄存機構):		
寄存機構:				
寄存日期:		無		•
寄存號碼:				
	於獲得,不須寄存。	<b>,</b>		
			•	•
				•


### 五、發明說明 (1)


# 發明所屬之技術領域

本發明提供一種可處理複數筆數位資料之數位訊號處理器及相關方法,尤指一種利用一跳躍式浮點數運算法(Jumping Floating Point Arithmetic),將複數筆數位資料於一定點數表示法及一跳躍式浮點數表示法之間作轉換及運算的數位訊號處理器及相關方法。

### 先前技術

概略而言,數位訊號處理器皆係用來處理數位資料,但不同的數位訊號處理器具有不同的特點,適用於不同的應用。一般數位訊號處理器可以分為定點數式 (Fixed






### 五、發明說明 (2)

Point DSP)與浮點數式數位訊號處理器 (Floating Point DSP),這樣的區分是依據數位訊號處理器所處理之數位 資料的型式及對應之運算法。定點數式數位訊號處理器 使用定點數運算法,所處理的數位資料採用定點數表示 法 (Fixed Point Representation), 「定點數」是指於 數位資料中的小數點之位置固定,而具有定點數表示法 的數位資料即分別視其中之小數點的位置,可表示為整 數或-1.0到+1.0之間的小數形式。浮點數式數位訊號處 理器則使用浮點數運算法,所處理的數位資料採用浮點 數表示法(Floating Point Representation),數值表示 成一尾數 (Mantissa)併同一指數 (Exponent)的形式:尾 數× 2<sup>指数</sup>。浮點數運算法是一種較複雜的運算法則,利用 浮點數表示法可以實現將數位資料推展至相當大的數據 動態範圍,因此寬廣的數值範圍與高精確度的性質,昭 示了浮點數式數位訊號處理器所蘊含之巨大的市場潛 力,但於考量成本和功率消耗等原因下,定點數式數位 訊號處理器在一般消費性電子產品上的應用,仍將保有 穩固的優勢

請參閱圖一,圖一為一習知定點數式數位訊號處理器 10一實施例之功能方塊圖。此(定點數式)數位訊號處理器 10可用來處理複數筆具有定點數表示法之數位資料,亦即這些數位資料包含了整數(Integer)及小數兩種表示型式,此外,於本實施例中,這些數位資料依據其本身所






### 五、發明說明 (3)

佔位元數的多寡,分成 n位元之數位資料以及 2n位元之數 位資料, n係為大於零之整數。數位訊號處理器 10包含有 一資料接收端 12、一乘法電路 (Multiplication Circuit) 16、一乘法位移裝置 (Multiplication Shifter) 18、一第一位移裝置 14、一第二位移裝置 24、 一選擇運算模組 (Multiplexing Arithmetic Module) 20、一储存装置 (Storage Instrument) 22、以及一資料 寫入端26。資料接收端12用來由一記憶體或其他外部電 路接收複數數筆 n位元之數位資料,資料接收端 12並將兩 筆 n位元之數位資料送進乘法電路 16中,乘法電路 16可將 具有定點數表示法之二n位元之數位資料相乘,產生一具 有定點數表示法之2n位元之數位資料,而後電連於乘法 電路16之乘法位移裝置18,會依據此數位資料為整數或 小數之型式,適當調整相乘之後 2n位元之數位資料之小 數點的位置,產生一2n位元之第一數位資料。同時,資 料接收端 12將一 n位元之數位資料傳送至第一位移裝置 14 中,第一位移裝置14係將具有定點數表示法之此n位元之 數位資料,經一基本之正負號延伸程序(Sign Extension),產生一具有定點數表示法之2n位元之第二 數位資料。以將一8位元之二進位正數(n=8): (00010100)轉換為一16位元之二進位正數 (n=16)為例, 只要将高位元組填滿零便可,亦即,將高位元的八個位 元部份補上 0,成為 (0000000 00010100),但若以二補 數表示負數時,就要將延伸出的八個位元都填上1,例如







### 五、發明說明 (4)

一8位元之二進位負數(11101100)可利用將延伸的八個位元都補上1以得到(11111111 11101100)。

選擇運算模組20包含一選擇裝置19及一運算單元 (Arithmetic Unit) 21,選擇裝置19電連於第一位移裝 置14及乘法位移装置18,用來於2n位元之第一數位資料 及第二數位資料之間選擇其一輸出,在實際實施時,選 擇裝置19可使用一多工器(Multiplexer)完成。運算單元 21電連於選擇裝置 19, 用來接收選擇出的(2n位元之)第 一數位資料或第二數位資料,而運算單元21包含另一輸 入端,用來接收由儲存裝置22傳送之2n位元之第三數位 資料,如此一來,運算單元21可對此些2n位元之數位資 料 (第三數位資料與第一或第二數位資料)執行各種運算 之功能,接下來,運算單元21輸出處理後的一2n位元之 第四數位資料至儲存裝置22,儲存裝置22的功能係即用 來儲存經選擇運算模組20處理後之複數筆數位資料,而 在實際實施時,儲存裝置22可以一累積器(Accumulator) 完成。最後,第二位移裝置24將具有定點數表示法之2n 位元之數位資料轉換為仍具有定點數表示法之一,1位元之 數位資料,並由資料寫入端 26將此具有定點數表示法之 n 位元之數位資料寫入前述之記憶裝置或其他裝置中。

上述關於定點數式數位訊號處理器 10之習知技術的基本概念及架構已在許多習知專利中有相關的描述。 Kiuchi






### 五、發明說明 (5)

等人於 US Patent 5,884,092, "System for maintaining fixed-point data alignment within a combination CPU and DSP system"中,於類似上述定點數式數位訊號處理器 10之架構下,特別針對整數型式之數位資料提出一簡易校正法 (Correction Process),利用一指令 (Instruction)提示所處理之數位資料於位元時的相關資訊,可避免多餘累贅的位移操作 (Shift Operation)並增加運作之速度。而關於定點數運算法之習知專利亦所在多有,如 Takano等人於 US Patent 5,524,089,"Logarithm computing circuit for fixed point numbers"中將浮點數表示法中尾數與指數之概念應用於定點數運算法中,並著眼於二進位與十進位數值表示的轉換運作上,以期縮減相關電路之面積與複雜度。






### 五、發明說明 (6)

料,再經一連串的處理後,若第二位移裝置24要將具有 定點數表示法之 2n位元之數位資料轉換為 n位元之數位資 料,以储存於 n位元之記憶體中時,於此 2n位元之數位資 料為小數型式之情形下,則必須取此 2n位元之數位資料 中較高之n位元,而捨去較低n位元,而在此番捨棄位元 數的過程中,容易使轉換後之 n位元之數位資料與原先2n 位元之數位資料之間產生誤差。例如一(二進位法表示法 之)48位元在十六進位表示法下為: 0x004444fffffff,若 利用捨去較低之24位元以轉換為24位元之數位資料後, 成為 0x004444, 再經習知定點數運算法還原後的數值 0x004444000000明顯與原數值存有巨大的差異,即造成 上述之量化誤差。這種量化誤差可能會造成在數位信號 大小上的不連續、變形、與其他不良的效應,成為習知 定點數式數位訊號處理器 10於效能上的限制。若欲利用 增加數位訊號處理器之位元數、或改用浮點數式數位訊 號處理器以期改善量化誤差,隨之而來的是硬體成本的 大幅增加。此外,利用修改定點數式數位訊號處理器之 程式碼以降低量化誤差的方法,會增加程式複雜度並消 耗較多數位訊號處理器之運算效

### 發明內容

因此本發明的主要目的在於一種利用一跳躍式浮點數運算法之數位訊號處理器,並提供一種新型之跳躍式浮點






### 五、發明說明 (7)

數表示法以處理及運算複數筆數位資料,以解決上述問題。

本發明之目的為提供一種數位訊號處理器 (Digital Signal Processor),用來處理複數筆數位資料,該複數筆數位資料,該複數筆數位資料分別具有複數個數值表示法,該複數個數值表示法至少包含有一定點數表示法 (Fixed Point Representation)以及一跳躍式浮點數表示法 (Jumping Floating Point representation),該數位訊號處理器包含有 一乘法電路 (Multiplication Circuit),用來將至少二低位元數數位資料相乘產生一高位元數數位資料;一萃取位移裝置 (Extracting/Shifting






### 五、發明說明 (8)


Device),電連於該乘法電路,用來將具有該跳躍式浮點數表示法之一高位元數數位資料轉換為具有該定點數表示法之一高位元數數位資料;複數個表示法轉換電路(Representation Converter),每一表示法轉換電路係利用一跳躍式浮點數運算法(Jumping Floating Point Arithmetic),將一數位資料於該定點數表示法及該跳躍式浮點數表示法之間作轉換;以及一運算單元(Arithmetic Unit),用來運算該複數筆數位資料。

大 称 明 > 早 — 日 的 为 但 dt — 括 田 丛 — 數 d 如 贴 声 珊

本發明之另一目的為提供一種用於一數位訊號處理器中的方法,用來將具有一定點數表示法之一高位元數數位資料轉換為具有一跳躍式浮點數表示法之一低位元數數位資料之絕對值大小,將具有該定點數表示法之該高位元數數位資料之絕對值大小和變動;(b)於進行步驟(a)後,捨去該高位元數數位資料中一預定數目之位元數;以及(c)於進行步驟(b)後,設置一尾端識別碼(Tail Mark),以產生具有該跳躍式浮點數表示法之該低位元數數位資料,其中該尾端識別碼係對應於N之值。

本發明之另一目的為提供一種用來處理複數筆數位資料的數位訊號處理器,該複數筆數位資料分別具有複數個






### 五、發明說明 (9)

數值表示法,該複數個數值表示法至少包含有一定點數 表示法以及一跳躍式浮點數表示法,該數位訊號處理器 包含有一資料接收端,用來接收複數數筆低位元數數位 資料;一乘法電路,電連於該資料接收端,用來將具有 該定點數表示法之二低位元數數位資料相乘,產生一具 有該定點數表示法之一高位元數數位資料,或者將具有 該跳躍式浮點數表示法之二低位元數數位資料相乘,產 生一具有該跳躍式浮點數表示法之一高位元數數位資 料;一萃取位移装置,電連於該乘法電路,用來將具有 該跳躍式浮點數表示法之該高位元數數位資料轉換為具 有該定點數表示法之一高位元數數位資料;一第一表示 法轉換電路(Representation Converter),電連於該資 料接收端,用來將具有該跳躍式浮點數表示法之一低位 元數數位資料轉換為具有該定點數表示法之一高位元數 數位資料,或者將具有該定點數表示法之一低位元數數 位資料轉換為具有該定點數表示法之一高位元數數位資 一選擇運算模組(Multiplexing Arithmetic

Module),電連於該第一表示法轉換電路以及萃取位移裝置,用來執行選擇及運算之功能;一儲存裝置,電連於該選擇運算模組,用來儲存經該選擇運算模組處理後之複數筆數位資料;一第二表示法轉換電路,電連於該儲存裝置,用來將具有該定點數表示法之一高位元數數位資料轉換為具有該跳躍式浮點數表示法之一低位元數數位資料;以及一資料寫入端,用來將具有該跳躍式浮點





### 五、發明說明 (10)

數表示法之該低位元數數位資料寫入一記憶裝置(Memory Device)。

### 實施方式

本發明之技術特徵係奠基於一跳躍式浮點數運算法 (Jumping Floating Point Arithmetic), 能 將 一 數 位 資 料於習知之定點數表示法於本發明之一跳躍式浮點數表 示法 (Jumping Floating Point representation, JFP) 之間作轉換,降低數值轉換時可能發生之量化誤差。而 具備本發明技術特徵之數位訊號處理器(Digital Signal Processor, DSP), 則因此能同時處理及運算具有定點數 表示法與跳躍式浮點數表示法之數位資料。請參閱圖 ,圖二為本發明一數位訊號處理器30之一實施例的功 能方塊圖。如前所述,本發明之數位訊號處理器30能處 理具有定點數表示法與跳躍式浮點數表示法之數位資 料,而在本實施例中,數位資料依據位元數的多寡又可 分為高位元數數位資料(可對應至圖一中2n位元之數位資 料)以及低位元數數位資料(可對應至圖一中n位元之數位 資料),而在實際實施時,數位資料所具有之位元數並不 限定,不僅只於上述高位元數數位資料及低位元數數位 資料兩種。數位訊號處理器30包含有一乘法電路 (Multiplication Circuit) 36、一萃取位移裝置 (Extracting/Shifting Device) 38、表示法轉換電路







### 五、發明說明 (11)


(Representation Converter) 34、一運算單元

請注意,表示法轉換電路 34的數量並不限制 (可不只包含第一及第二表示法轉換電路 33、35),亦可將每一個表示法轉換電路 34之功能分別設計為「將具有定點數表示法之數位資料與或者「將具有跳躍式浮點數表示法之數位資料」,如此一來,即可將為具有定轉換功能之數位資料」,如此一來,即可將為具有特定轉換功能之表示法轉換電路 34,視實際情形安裝設置於本發明數位訊號處理器 30中任何有此轉換需要之處,接收並輸出具有跳躍式浮點數表示法或定點數表





### 五、發明說明 (12)






### 五、發明說明 (13)

為-1.0到+1.0之間的小數形式,並引用浮點數表示法之 概念,使用一至數個位元來作為該數位資料的指數 (Exponent),而此指數在本發明中稱為尾端識別碼(Tail Mark)。數位資料中其餘的位元則為尾數 (Mantissa)。跳 躍式浮點數表示法之基本概念為:具有跳躍式浮點數表 示法之數位資料中之尾端識別碼所佔用的位元數,會隨 轉換前之數位資料的原數值大小而調整,當轉換前之原 數值較大時,尾端識別碼佔有較少位元,而當原數值較 小時,過多重複的位元會佔據原數值之較高位元數處, 此時則讓尾端識別碼佔有較多位元,以大量取代原數位 資料中過多重複的位元。請參閱圖三,圖三為具有本發 明跳躍式浮點數表示法之一數位資料DA的一實施例之示 意圖。此數位資料 DA是由一標示位元 (Sign bit)、佔最 多位元數之位元資料、以及一尾端識別碼所構成。如前 所述,尾端識別碼所佔的位元數並不固定;標示位元為 此數位資料DA中之最高位元,作為正負符號之判定,當 標示位元為 0時,數位資料 DA為正值,當標示位元為 1 ,數位資料DA則為負值,而在原數值較小而需判定原 数位資料中重複的位元時,即是由此數位資料 DA中次於 標示位元的下一位元處起(位元資料之最高位元),將與 標示位元具有相同的位元值(1或0)之位元)之位元視為重 複的位元。

請回頭對照圖二,具有圖三所示表示法之數位資料可對







### 五、發明說明 (14)

應至圖二實施例所稱之一具有本發明跳躍式浮點數表示 法之低位元數數位資料,而由圖二之描述可知,圖三之 數位資料DA即是由原先一具有定點數表示法之高位元數 數位資料,利用本發明之跳躍式浮點數運算法轉換後而 得。請見圖四,圖四為圖三跳躍式浮點數表示法一詳細 實施例之示意圖。圖四實施例中所顯示之數位資料的位 元數設為24,且此24位元之數位資料所具有之表示法稱 「定階數跳躍式浮點數表示法(Regular JFP)」,其 為本發明跳躍式浮點數表示法中的一種,詳細情形描述 如下。本實施例中此24位元之數位資料是由一具有定點 數表示法之高位元數數位資料轉換而來,此高位元數數 位資料之位元數可設為 48位元或其他較 24為高之位元 數。舉例而言,若欲將一 48位元之數位資料 (具有定點數 表示法)轉換為具有圖四所示型式之一24位元之數位資料 時,跳躍式浮點數運算法會依據該48位元之數位資料之 絕對值大小,將此48位元之數位資料放大位移 (Magnifying Shift)N位元, N的值係隨著此 48位元之數 位資料之絕對值大小而變動,當此48位元之數位資料之

(Magnifying Shift)N位元,N的值係隨著此 48位元之數位資料之絕對值大小而變動,當此 48位元之數位資料之絕對值愈大,N的值愈小,而當絕對值愈小時,N的值則愈大。上述之「定階數跳躍式浮點數表示法」係包含複數階位移模式,且固定每階位移模式所要放大位移的位元數,於圖四實施例中,我們固定每隔一階位移模式多位移 4位元,在將位移模式設為四階 (第零階 S0至第三階S3)的情況下,四階位移模式 S0-S4分別放大位移的位元






### 五、發明說明 (15)

數為 0、 4、 8、 12。此種將每階位移模式所欲放大位移的位元數設為固定值的表示法,即為本實施例「定階數跳躍式浮點數表示法」之基本技術特徵。

請繼續參閱圖四,並同時對照圖三可知,每一階位移模 式下的數位資料都包含一標示位元,此標示位元之值係 與原先48位元之數位資料中的標示位元相同,而在將48 位元之數位資料轉換為具有「定階數跳躍式浮點數表示 法」之24位元之數位資料時,就是利用將該標示位元與 該 48位元之數位資料中之其他位元加以比較,以選定一 特定之位移模式及與其對應之N值。為求畫面顯示清晰, 我們以一個十六進位表示之數(在十六進位表示法下的一 位元代表了二進位表示法下的四位元): 0x004444ffffff 為例,十六進位表示法下前三位數 004代表了二進位表示 法下的12位數 000000000010,最左邊的為標示位元, 標示位元後有九個0,由於這九個0是與標示位元重複的 位元,因此對照圖四後的結果,位移模式則可設為第二 階位移模式 S2, 代表了在轉換的過程中放大位移了 8個位 接下來,為了將48位元之數位資料轉換為24位元之 數位資料,必須由較低位元處捨棄24位元,最後再加入 對應於第二階位移模式 S2之尾端識別碼。請注意,如圖 四所示,尾端識別碼是設置於24位元之數位資料的最尾 端(最低位元處),其所佔之位元數並不固定,且每一階 位移模式分別對應至不同的尾端識別碼。本實施例將位







### 五、發明說明 (16)

移模式分為四階,因此最多利用 3個位元 (位元 0、位元 1、及位元 2)去作為尾端識別碼,當原 (48位元之數位資料之)數值很大時,跳躍式浮點數運算法不對原數值作任何放大位移的操作,只在其最後一個位元 (位元 0)標上 1作為標記,視為第零階位移模式 S0;而在第一階位移模式 S1下,原數值較第零階位移模式 S0下為小,因此需將原先之 48位元之數位資料放大位移 4位元 (等同於乘以 24)後,取較高位元處之 22個位元置於 24位元之數位資料的位元 23至位元 2之處,再將位元 1與位元 0 標記為 "10",完成符合「定階數跳躍式浮點數表示法」之數位資料,同理可類推至上述第二階位移模式 S2中,而第三階位移模式 S3特別將尾端識別碼設為 "000",其特殊之用意將於下段詳述。若回頭再以 48位元之數位資料

0x004444ffffff為例,將其放大位移8個位元,並由較低位元處捨棄24位元,最後再加入尾端識別碼(100)後,即完成具有「定階數跳躍式浮點數表示法」之24位元之數位資料:0x4444fc。

請注意,本發明中之尾端識別碼並不限形式,不限位元數,亦不限其設置之位置,於圖四中所示之尾端識別碼僅為本發明中之一較佳實施例。然而,本實施例之尾端識別碼的設計具有許多優點,首先,在由尾端識別碼判斷此數之位移模式為何階時,可由該數之最後一位元 (位元 0)加以檢查,由位元值為 1之位置即可輕易地解讀出此







### 五、發明說明 (17)

數之位移模式。例如,若發現位元 0、位元 1之值皆為 0, 而位元 2之值為 1,則可知此數位資料係為第二階位移模 式 S2, 而其之原數在轉換的過程中被放大位移了 8個位 ;又倘若位元 0至位元 2之值皆為 0,則可知此數位資料 係為第三階位移模式 S3, 而其之原數在轉換的過程中被 省略了重複的12個位元。再者,無論在轉換過程中被省 略之位元(如本實施例中由較低位元處捨棄24位元)為 何,由於二進位表示法下任何數的最小值(00000…0)與 最大值(111111···1)的平均值即為(10000···0),因此,此 種尾端識別碼的型式 (只有最高位元值為 1,其餘為 0)可 代表在轉換過程中被省略之位元數的平均值,可使省略 後的值與原先之值的差異減至最低,如此一來,在將這 些具有圖四表示法之數位資料施以部分運算時,無須將 尾端識別碼特意剔除,而將尾端識別碼納入視為一整體 之數值。可推想而知,本實施例中將對應於第三階位移 模式 S3的尾端識別碼設為 "000"的用意,即是避免原(48 位元之數位資料之)數值為0時,任何含有位元值1的尾端 識別碼所可能造成在運算上的錯誤,勿使原本為0的數值 在經轉換後產生不為 0的數位資料。

本發明跳躍式浮點數表示法另包含一「不定階數跳躍式浮點數表示法 (Non-Regular JFP)」,略不同於圖四所示之「定階數跳躍式浮點數表示法」,此種表示法並不固定每階位移模式所增加之放大位移的位元數,請參閱圖







### 五、發明說明 (18)

五為圖三跳躍式浮點數表示法之另一詳細實施例之示意圖五所示之「不定階數跳躍式浮點數表示法之另所示之「那數表示」的基本概念仍與圖質依據其絕對值放大位移 N位元數 (如 48位元)之數位資料依據其絕對值放大位移 N的值愈大,N的值愈分,當原數之絕對值愈大,N的值則愈大,以省略過多重複的位元,同時可保單式浮點數表示法」亦包四階位移模式 (N0-N3),而第零階位移模式 N0至第三階位移模式 (N0-N3),而第零階位移模式 N0至第三階位移模式 N3分别放大位移的位元數為 0、3、7、12,不再是如前一實施例之 (等差级数 )設計 0、4、8、12。除了每一階位移模式所定義之放大位移的位元數並非固定增加 4位元之外,本實施例之技術特徵大致上皆與圖四實施例中之描述。

事實上,無論是圖四或圖五之實施例,位移模式之階數並不限定為四階,例如,在圖四實施例中可加入第四階位移模式、第五階位移模式、…等等。承襲「定階數跳躍式浮點數表示法」之基本概念,可假設每一階位移模式固定為正整數 P的倍數,而一共設置 L階, L係為一大於或等於 O之整數,如此一來,第零階位移模式係放大位移 O位元,第一階位移模式放大位移 P位元,而直到第 L階位移模式則可放大位移 (L-1)\*P位元,只要 (L-1)\*P之值小於原數的總位元數即可。當然,若位移模式的階數增







### 五、發明說明 (19)

意味著尾端識別碼所佔的位元數也必須隨之增加, 才能充分取代原數位資料中多量的重複之位元。此外, 無論是從圖四或圖五之實施例,皆可看出在原數值越大 時,佔有越少位元數之尾端識別碼代表著保留了越多原 數值中有效的位元,相對的,原數值越小時,與原數值 較大的情況相比之下,轉換後佔有越多位元數之尾端識 別碼似乎保留了較少有效的位元,事實上,在原數值較 小時,尾端識別碼能利用取代大量重複的位元,更加有 效地保留了更多原數值中有效的位元。如此一來,本發 明之跳躍式浮點數運算法在將一(具有定點數表示法)高 位元數數位資料(如上述48位元之數位資料)轉換為一(具 有跳躍式浮點數表示法)低位元數數位資料(如24位元之 數位資料)時,能保有轉換前之高位元數數位資料中更多 的有效位元。亦即,在轉換前後之數位資料皆具有相同 的總位元數下,與習知定點數表示法相比,跳躍式浮點 數表示法可使相關之數位訊號處理器的運算獲得更高的 精確度,也無需浮點數表示法過高的複雜度。

綜上所述,本發明之跳躍式浮點數運算法係應用於如圖二之一數位訊號處理器中,用來將一具有定點數表示法之高位元數數位資料轉換為一具有跳躍式浮點數表示法(包含「定階數跳躍式浮點數表示法」及「不定階數跳躍式浮點數表示法」)之低位元數數位資料,歸納後的方法實施例可參閱圖六,圖六為本發明一方法實施例之流程





### 五、發明說明 (20)

圖,包含有下列步驟:

步驟 100: 開始;

步驟 102: 設定複數階位移模式,每一階位移模式分別對應至不同的N值(N為大於或等於零之整數);

步驟 104:依據此高位元數數位資料之絕對值大小,選定一位移模式,並將具有定點數表示法之高位元數數位資料放大位移(對應於該階位移模式之)N位元,選擇位移模式及 N值的基本精神為:當原先高位元數數位資料之絕對值愈大時, N的值愈小,當高位元數數位資料之絕對值之絕對值愈小時, N的值則愈大,同時, N值及位移模式的選定係由比較一標示位元與此高位元數數位資料中的其他位元而得;


步驟 106: 捨去此高位元數數位資料中一預定數目之位元數, 使得此高位元數數位資料在捨棄此預定數目之位元數後, 其所具有之位元數與低位元數數位資料之位元數相同;

步驟 108:設置一(對應於所選定之位移模式及 N值的)尾端識別碼,以產生具有跳躍式浮點數表示法之低位元數數位資料;

步驟 110: 完成跳躍式浮點數運算法之轉換。

奠基於上述圖四之實施例,並以圖六中所述之操作流程 為依據,圖七顯示了本發明將一具有定點數表示法之48 位元之數位資料轉換為一具有跳躍式浮點數表示法之24





### 五、發明說明 (21)

位元之數位資料的一詳細方法實施例。請參閱圖七,圖七為圖六之一詳細方法實施例的流程圖,包含下列步驟:

步驟 200: 剛開始提供一具有定點數表示法之 48位元之數位資料;

步驟 202: 判斷該 48位元之數位資料的絕對值是否小於 2-(4\*1), 若是,則進行步驟 204,若否,則進行至步驟 208,選定一m值為 0,將位移模式設定為第零階位移模式 N0;


步驟 204:繼續判斷該 48位元之數位資料的絕對值是否小於 2-(4\*2), 若是,則進行步驟 206, 若否,則進行至步驟 208, 選定 m值為 1, 將位移模式設定為第一階位移模式 N1;


步驟 206:繼續判斷該 48位元之數位資料的絕對值是否小於 2-(4\*3), 若是,則進行步驟 208, 選定 m值為 3, 設定為第三階位移模式 N3, 若否,則亦進行至步驟 208, 但選定 m值為 2, 設定為第二階位移模式 N2;

步驟 208:依據此 48位元之數位資料之絕對值大小,配合步驟 202至步驟 206之運作,選定 m值,並於 m值選定之後,進行步驟 210;

步驟 210:將該具有定點數表示法之 48位元之數位資料放大 2(4\*m)倍,也就是將此 48位元之數位資料放大位移(4\*m)位元;

步驟 212: 捨去此 48位元之數位資料中最後之 24位元,成為一 24位元之數位資料;






### 五、發明說明 (22)

步驟 214:加上一對應 m值的尾端識別碼,當 m值為 0,位元 0之值為 1;當 m值為 1,位元 0之值為 0,而位元 1之值為 1;當 m值為 2,位元 0及位元 1之值為 0,位元 2之值設為 1;當 m值為 3,位元 0、位元 1、及位元 2之值皆設為 0;步驟 216:產生一具有跳躍式浮點數表示法之 24位元之數位資料,完成跳躍式浮點數運算法之轉換。

本發明之跳躍式浮點數運算法在將一具有定點數表示法 之高位元數數位資料轉換為一具有跳躍式浮點數表示法 之低位元數數位資料的同時,也必須要能將具有跳躍式 浮點數表示法之此低位元數數位資料還原回具有定點數 表示法之高位元數數位資料,才算完整的達成本發明將 一數位資料於定點數表示法及跳躍式浮點數表示法之間 作轉換的技術特徵。在實際實施時,只要將上述的程序 以相反(Reversed)的概念加以操作,在轉換時,依據尾 端識別碼,將低位元數數位資料縮小位移(Minifying Shift)N位元(N為大於或等於零之整數),並依據標示位 元,决定N位元中每一位元之值,同時增補一預定數目之 位元數於低位元數數位資料中,使得此低位元數數位資 料在增補此預定數目之位元數後,其所具有之位元數與 欲之高位元數數位資料的位元數相同,當然,所增補 之位元數中每一位元之值,必需與標示位元的值相同, 如此一來,即可完成還原的目的。在此,我們繼續以上 述具有「定階數跳躍式浮點數表示法」之24位元之數位







### 五、發明說明 (23)

資料: 0×4444fc (十六進位表示法)為例,若欲將此24位元之數位資料還原轉換為(具有定點數表示法之)48位元之數位資料,由於此24位元之數位資料於十六進位表示法下的最後一位元值 c係對應於二進位表示法下的4的位元值 (1100),也就是對應於圖四中之位元 0、位元 1之值皆為 0,而位元 2之值為 1,等同於尾端識別碼為 (100),在回頭參照圖四實施例後,則可判定此數位資料係屬於第二階位移模式 S2,亦代表當初轉換時放大位移了 8位元。於是,將此數縮小位移 8位元 (等同於除以 28),並將總位元數依據標示位元 (其值為 0)增補至 48位元,即可產生 (具有定點數表示法之)48位元之數位資料

與 0x4444fc 之原數 0x004444fffffff相比可知,經過本發明跳躍式浮點數運算法轉換後再還原的數值 0x004444fc00000仍與原數值有所差異,但若單純使用習知定點數運算法,將 48位元之數位資料捨棄後 24位元之資料 (成為 0x004444)再還原而得之值 (0x0044440000000)相比,則可看出本發明跳躍式浮點數運算法能有效的減少數值轉換過程中的量化誤差,使其於硬體上實施時,可以在不增添太多額外軟硬體資源的情況下,能以較小的空間儲存及處理數位資料並提高精確度。

圖八描述了上述本發明將一具有跳躍式浮點數表示法之





### 五、發明說明 (24)

24位元之數位資料轉換為一具有定點數表示法之48位元之數位資料的一詳細方法實施例。請參閱圖八,圖八為本發明另一方法實施例的流程圖,包含下列步驟:

步驟 300: 剛開始提供一具有跳躍式浮點數表示法之 24位元之數位資料,接下來同時進行步驟 302及步驟 310;

步驟 302: 判斷位元 0之值,若位元 0之值為 0,則進行步驟 304;若位元 0之值為 1,則進行至步驟 308,將一 m值設為 0,亦即將位移模式判斷為第零階位移模式 N0;

步驟 304:繼續判斷位元 1之值,若位元 1之值為 0,則進行步驟 306;若位元 1之值為 1,則進行至步驟 308,將 m值設為 1,亦即將位移模式判斷為第一階位移模式 N1;

步驟 306:繼續判斷位元 2之值,若位元 2之值為 0,則進行步驟 308,將 m值設為 3,亦即將位移模式判定為第三階位移模式 N3;若位元 2之值為 1,亦進行至步驟 308,將一m值設為 2,將位移模式判斷為第二階位移模式 N2;


步驟 308:依據此 24位元之數位資料中之尾端識別碼,配合步驟 302至步驟 306之檢查步驟,得到 m值,並於 m值選定之後,進行步驟 312;

步驟 310:於此 24位元之數位資料之後增補 24位元的 0值,成為一 48位元之數位資料;

步驟 312: 將步驟 310中所得之 48位元之數位資料,依據 經步驟 308後所得之 m值,縮小 2<sup>(4\*m</sup>倍,也就是將此 48位元 之數位資料縮小位移 (4\*m)位元;

步驟 314:產生一具有定點數表示法之 48位元之數位資






### 五、發明說明 (25)

料,成功將具有跳躍式浮點數表示法之24位元數位資料還原回具有定點數表示法之48位元數位資料。


請繼續回頭參閱圖二實施例,在數位訊號處理器 30中有 三個元件直接牽涉到本發明之跳躍式浮點數運算法:萃 取位移裝置 38、第一表無數數 33、及第二表系 轉換電路 33、35。其中第一及第二表示法轉換電路 33、 35能執行定點數表示法與跳躍式浮點數表示法 的實施 例,而萃取位移裝置 38依功能細分,又可區別為一萃取 裝置 37以及一位移裝置 39,請見圖九,圖九為圖二數位






### 五、發明說明 (26)

訊號處理器 30部分原件之一實施例的功能方塊圖,包含有萃取裝置 37、位移裝置 39、與乘法電路 36。倘若輸入乘法電路 36中的二低位元數 (n位元)數位資料皆具有跳躍式浮點數表示法,在相乘的過程中,如圖三所示之位元資料、與尾端識別碼可分開視之,因此,乘法電路 36可將二低位元數 (n位元)數位資料各自的位元資料直接相乘。而此時二低位元數數位資料亦送進萃取裝置 37中,萃取出該二低位元數數 (n位元)位資料中各自的尾端識別碼,判斷出相關之資訊 (如個別之位移模式及 N值),接著將此相關資訊傳送入位移裝置 39,依據判斷出的位移模式及 N值,將經由乘法電路 36處理後之資料作出對應之小數點位移,以得出正確的 (具有定點數表示法之)一高位元數 (2n位元)數位資料。






### 五、發明說明 (27)

56電連於資料接收端52,用來接收二筆具有跳躍式浮點 數表示法之 n位元之數位資料,乘法電路 56亦會將此二 n 位元之數位資料相乘,產生具有跳躍式浮點數表示法之 2n位元之數位資料,再經由萃取裝置 57及位移裝置 59(萃 取裝置 57與位移裝置 59可合併視為一萃取位移裝置 58)處 理後,得出具有定點數表示法之 2n位元之第五數位資 料。在此同時,電連於資料接收端 52的第三表示法轉換 路 53亦接收一具有跳躍式浮點數表示法之 n位元之數位 資料,依據該n位元之數位資料之尾端識別碼及標示位 用來將此口位元之數位資料轉換為具有定點數表示法 之一 2n位元之第六數位資料。選擇運算模組 60包含一選 擇裝置69及一運算單元61,選擇裝置69電連於第三表示 法轉換電路 53以及位移裝置 59, 用來由 2n位元之第五、 及第六數位資料中選擇其一輸出,因此選擇裝置69可使 用一多工器 (Multiplexer)完成。運算單元 61電連於選擇 裝置 69, 用來接收選擇出的(2n位元之)第五數位資料或 第六數位資料,而運算單元61包含另一輸入端,用來接 收由儲存裝置 62傳送之 2n位元之第七數位資料,如此一 ,運算單元 61可對此些具有定點數表示法之(2n位元 之)數位資料(第七、第一、或第二數位資料)執行各種運 算之功能。請注意,本實施例強調了運算單元 61所處理 的數位資料係具有定點數表示,其理由在於:具有跳躍 式浮點數表示法之數位資料在轉換時已經一放大位移的 過程,因此其小數點的位置已有所變動,使得加、減法






#### 五、發明說明 (28)

運算下的複雜度過高,因此本實施例中將所有數位資料皆先轉換為具有定點數表示法之型態,再送入運算單元61中加以運算。至於乘法的部分,則較容易處理具有跳躍式浮點數表示法之數位資料,如前述一般,可分別將數位資料中的位元資料、尾端識別碼分開視之,在相乘時,將二數位資料中各自的位元資料直接相乘,最後再利用尾端識別碼補償(Compensate)調整小數點的位置即可。

接下來,運算單元 61輸出處理後的一 2n位元之第八數位資料至儲存裝置 62,儲存裝置 62的功能係即用來儲存經選擇運算模組 60處理後之複數筆數位資料,而在實際實施時,儲存裝置 62可以一累積器 (Accumulator)完成。第四表示法轉換電路 55將具有定點數表示法之 2n位元之數位資料轉換為具有跳躍式浮點數表示法之一 n位元之數位資料,並由資料寫入端 66將此具有跳躍式浮點數表示法之 n位元之數位


為將圖一實施例之功能納入本發明之實施例中,使本發明之數位訊號處理器能同時處理具有定點數表示法(包含整數表示法(Integer Representation))、及跳躍式浮點數表示法之資料,於接下來的實施例中加入一啟動控制訊號(Enabling Control Signal),以切換圖十中部份與本發明技術特徵相關之元件的功能。請參閱圖十一,圖






#### 五、發明說明 (29)


十一為圖二之另一詳細實施例之功能方塊圖,近似於圖 十實施例,其數位訊號處理器70亦包含有一資料接收端 72、一乘法電路76、一萃取裝置77、一位移裝置79、 第五表示法轉換電路73、一選擇運算模組80、一儲存裝 置82、一第六表示法轉換電路75、以及一資料寫入端 86。第五及第六表示法轉換電路73、75可對應至圖十中 第三及第四表示法轉換電路53、55。本實施例中最重要 的技術特徵為萃取裝置77、位移裝置79、第五表示法轉 换電路73、以及第六表示法轉換電路75皆會連接至至少 一啟動控制訊號ES,此啟動控制訊號ES可用來判斷是否 啟動與其相連之萃取裝置77、位移裝置79、第五及第六 表示法轉換電路73、75。當乘法電路76接收的二筆n位元 之數位資料具有跳躍式浮點數表示法時,啟動控制訊號 ES就會啟動萃取裝置77及位移裝置79,進行圖十實施例 中所述之運作,而當乘法電路76所接收的二筆 n位元之數 位資料具有定點數表示法時,啟動控制訊號ES就不啟動 萃取裝置77及位移裝置79,乘法電路76則單純地將此二 n 位元之數位資料相乘後,產生一具有定點數表示法之21 位元之數位資料,此時萃取裝置77及位移裝置79可視為 知實施例中的乘法位移裝置18。同理,當啟動控 制訊號 ES啟動第五表示法轉換電路 73時,第五表示法轉 換電路73係執行如圖十中第三表示法轉換電路53之運 ,將具有跳躍式浮點數表示法之n位元之數位資料轉換 為具有定點數表示法之 2n位元之數位資料,但當啟動控





#### 五、發明說明 (30)

制訊號 ES不啟動第五表示法轉換電路 73時,第五表示法轉換電路 73條經 的正負 號延伸程序 (Sign Extension),將具有定點數表示法之數位資料,與與 是 2n位元之數位資料,與 是 2n位元之數位資料, 上 2n位 是 2nd 是 2






#### 五、發明說明 (31)

資料讀取回原先之高位元數數位資料時,又可較精準並有效率地完成還原的效果,如此一來便可在不耗費過多額外資源的情況下,顯著地降低量化誤差。

上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



#### 圖式簡單說明

### 圖式之簡單說明

圖一為習知一定點數式數位訊號處理器之一實施例之功能方塊圖。

圖二為本發明一數位訊號處理器之一實施例的功能方塊圖。

圖三為具有本發明跳躍式浮點數表示法之一數位資料的示意圖。

圖四為圖三跳躍式浮點數表示法一詳細實施例之示意圖。

圖五為圖三跳躍式浮點數表示法之另一詳細實施例之示意圖。

圖六為本發明一方法實施例之流程圖。

圖七為圖六之一詳細方法實施例的流程圖。


圖八為本發明另一方法實施例的流程圖。

圖九為圖二數位訊號處理器中部分原件之一實施例的功能方塊圖。

圖十為圖二數位訊號處理器之一詳細實施例之功能方塊圖。

圖十一為圖二數位訊號處理器之另一詳細實施例之功能 方塊圖。

圖式之符號說明





#### 圖式簡單說明

- 10、30、50、70 數位訊號處理器
- 12、52、72 資料接收端
- 14 第一位移裝置
- 18 乘法位移裝置
- 20、60、80 選擇運算模組
- 22、62、82 储存装置
- 26、66、86 資料寫入端
- 34 表示法轉換電路
- 37、57、77 萃取裝置
- 39、59、79 位移裝置
- 55 第四表示法轉換電路
- 75 第六表示法轉換電路


- 16、36、56、76 乘法電路
- 19、69、89 選擇裝置
- 21、31、61、81 運算單元
- 24 第二位移裝置
- 33 第一表示法轉換電路
- 35 第二表示法轉換電路
- 38、58、78 萃取位移装置
  - 53 第三表示法轉換電路
    - 73 第五表示法轉換電路

- 1. 一種數位訊號處理器 (Digital Signal Processor), 用來處理至少一筆數位資料,該至少一筆數位資料分別具有複數個數值表示法,該複數個數值表示法至少包含有一定點數表示法 (Fixed Point Representation)以及一跳躍式浮點數表示法 (Jumping Floating Point representation),該數位訊號處理器包含有:
- 一乘法電路(Multiplication Circuit),用來將至少二低位元數數位資料相乘產生一高位元數數位資料;
- 一萃取位移裝置(Extracting/Shifting Device),電連於該乘法電路,用來將具有該跳躍式浮點數表示法之一高位元數數位資料轉換為具有該定點數表示法之一高位元數數位資料;
- 複數個表示法轉換電路(Representation Converter),每一表示法轉換電路係利用一跳躍式浮點數運算法
- (Jumping Floating Point Arithmetic),將該至少一筆數位資料中任一數位資料於該定點數表示法及該跳躍式浮點數表示法之間作轉換;以及
- 一運算單元 (Arithmetic Unit), 用來運算該至少一筆數位資料。
- 2. 如申請專利範圍第 1項之數位訊號處理器,其另包含一儲存裝置(Storage Instrument),電連於該運算單元,用來儲存該至少一筆數位資料。






- 3. 如申請專利範圍第 1項之數位訊號處理器,其中該跳躍式浮點數運算法係用來將具有該定點數表示法之一高位元數數位資料轉換為具有該跳躍式浮點數表示法之一低位元數數位資料,或者將具有該跳躍式浮點數表示法之該低位元數數位資料轉換為具有該定點數表示法之該高位元數數位資料。
- 4. 如申請專利範圍第 3項之數位訊號處理器,其中該跳躍式浮點數運算法係依據該高位元數數位資料之絕對值大小,將具有該定點數表示法之該高位元數數位資料放大位移 (Magnifying Shift)N位元,並捨棄預定數目之位元數,再設置一尾端識別碼 (Tail Mark),以產生具有該跳躍式浮點數表示法之該低位元數數位資料,其中 N係為大於或等於零之整數。
- 5. 如申請專利範圍第 4項之數位訊號處理器,其中 N的值係隨著該高位元數數位資料之絕對值大小而變動,當該高位元數數位資料之絕對值愈大, N的值係愈小;當該高位元數數位資料之絕對值愈小, N的值係愈大。
- 6. 如申請專利範圍第4項之數位訊號處理器,其中該跳躍式浮點數運算法係包含有複數個位移模式,每一位移模式係分別對應至不同的N值。




- 7. 如申請專利範圍第6項之數位訊號處理器,其中每一數位資料係包含一標示位元(Sign bit),位移模式的選定及對應之N值係由比較該標示位元與該高位元數數位資料中之其他位元而得。
- 8. 如申請專利範圍第7項之數位訊號處理器,其中該跳躍式浮點數運算法係依據該尾端識別碼以及該標示位元,將具有該跳躍式浮點數表示法之該低位元數數位資料轉換為具有該定點數表示法之該高位元數數位資料。
- 9. 如申請專利範圍第4項之數位訊號處理器,其中於該萃取位移裝置中,當輸入該乘法電路之該二低位元數數位資料皆係具有該跳躍式浮點數表示法之該革取位政整置係依據具有該跳躍式浮點數表示法之該高位資料之尾端識別碼,將具有該跳躍式浮點數表示法之該高位元數數位資料轉換為具有該定點數表示法之該高位元數數位資料。
- 10. 如申請專利範圍第1項之數位訊號處理器,其中該萃取位移裝置以及該複數個表示法轉換電路係連接於至少一啟動控制訊號 (Enabling Control Signal),用來分別判斷是否啟動該萃取位移裝置以及該複數個表示法轉換電路。




- 11. 如申請專利範圍第1項之數位訊號處理器,其中該運算單元係用來運算具有該定點數表示法之該至少一筆數位資料。
- 12. 如申請專利範圍第1項之數位訊號處理器,其另包含有:
- 一資料接收端,用來接收至少一筆數位資料;以及一資料寫入端,用來將具有該跳躍式浮點數表示法之至少一低位元數數位資料寫入一記憶裝置(Memory Device)。
- 13. 一種用於一數位訊號處理器 (Digital Signal Processor)中的方法,用來將具有一定點數表示法 (Fixed Point Representation)之一高位元數數位資料轉換為具有一跳躍式浮點數表示法 (Jumping Floating Point Representation)之一低位元數數位資料,該方法包含有:
- (a)依據該高位元數數位資料之絕對值大小,將具有該定點數表示法之該高位元數數位資料放大位移 (Magnifying Shift) N位元,其中 N係為大於或等於零之整數,且 N的值係隨著該高位元數數位資料之絕對值大小而變動;
- (b)於進行步驟(a)後,捨去該高位元數數位資料中一預定數目之位元數;以及
- (c)於進行步驟(b)後,設置一尾端識別碼(Tail Mark),





以產生具有該跳躍式浮點數表示法之該低位元數數位資料,其中該尾端識別碼係對應於N之值。

- 14. 如申請專利範圍第13項之方法,其中當該高位元數數位資料之絕對值愈大,N的值係愈小;當該高位元數數位資料之絕對值愈小,N的值係愈大。
- 15. 如申請專利範圍第13項之方法,其另包含
- (d)於步驟(a)中,設置複數個位移模式,每一位移模式係分別對應至不同的N值;
- (e)於進行步驟(d)後,依據該高位元數數位資料之絕對值大小,選定一位移模式及對應之N值,將具有該定點數表示法之該高位元數數位資料放大位移該對應之N位元;以及
- (f)於步驟(c)中且於進行步驟(e)後,設置一對應於該位移模式之尾端識別碼。
- 16. 如申請專利範圍第15項之方法,其中該高位元數數位資料係包含一標示位元(Sign bit), N的值及該位移模式的選定係由比較該標示位元與該高位元數數位資料中之其他位元而得。
- 17. 如申請專利範圍第16項之方法,其中該低位元數數位資料係包含該標示位元,且具有該跳躍式浮點數表示



法之該低位元數數位資料係可依據該尾端識別碼以及該標示位元,還原成為具有該定點數表示法之該高位元數數位資料。


- 18. 如申請專利範圍第13項之方法,其另包含: (g)於進行步驟 (c)後,將具有該跳躍式浮點數表示法之該低位元數數位資料寫入一記憶裝置 (Memory Device)中。
- 19. 一種用於一數位訊號處理器 (Digital Signal Processor)中的方法,用來將具有一跳躍式浮點數表示法 (Jumping Floating Point Representation)之一低位元數數位資料轉換為具有一定點數表示法 (Fixed Point Representation)之一高位元數數位資料,其中具有該跳躍式浮點數表示法之該低位元數數位資料包含一尾端識別碼 (Tail Mark),該方法包含有:

依據該尾端識別碼,將該低位元數數位資料縮小位移 (Minifying Shift)N位元,其中N係為大於或等於零之整數;以及

增補一預定數目之位元數於該低位元數數位資料中。


20. 如申請專利範圍第19項之方法,其中該高位元數數位資料係包含一標示位元 (Sign bit),該方法另包含:依據該標示位元,決定該 N位元中每一位元之值;以及依據該標示位元,決定所增補之該預定數目之位元數中






每一位元之值。


- 21. 如申請專利範圍第19項之方法,其中該尾端識別碼包含有複數個位移模式,每一位移模式係分別對應至不同的N值,該方法另包含:依據該尾端識別碼,選定一位移模式及對應之N值。
- 22. 一種用來處理至少一筆數位資料的數位訊號處理器 (Digital Signal Processor),該至少一筆數位資料分別具有複數個數值表示法,該複數個數值表示法至少包含有一定點數表示法 (Fixed Point Representation)以及一跳躍式浮點數表示法 (Jumping Floating Point representation),該數位訊號處理器包含有:
- 一資料接收端,用來接收至少一筆低位元數數位資料;
- 一乘法電路(Multiplication Circuit),電連於該資料接收端,用來將具有該定點數表示法之二低位元數數位資料相乘,產生一具有該定點數表示法之一高位元數數位資料,或者將具有該跳躍式浮點數表示法之二數數位資料相乘,產生一具有該跳躍式浮點數表示法之一高位元數數位資料;
- 一萃取位移裝置(Extracting/Shifting Device),電連於該乘法電路,用來將具有該跳躍式浮點數表示法之該高位元數數位資料轉換為具有該定點數表示法之一高位





元數數位資料;

- 一第一表示法轉換電路(Representation Converter),電連於該資料接收端,用來將具有該跳躍式浮點數表示法之一低位元數數位資料轉換為具有該定點數表示法之一高位元數數位資料,或者將具有該定點數表示法之一低位元數數位資料轉換為具有該定點數表示法之一高位元數數位資料;
- 一選擇運算模組(Multiplexing Arithmetic Module),電連於該第一表示法轉換電路以及萃取位移裝置,用來執行選擇及運算之功能;
- 一儲存裝置 (Storage Instrument), 電連於該選擇運算模組, 用來儲存經該選擇運算模組處理後之至少一筆數位資料;
- 一第二表示法轉換電路,電連於該儲存裝置,用來將具有該定點數表示法之一高位元數數位資料轉換為具有該跳躍式浮點數表示法之一低位元數數位資料;以及
- 一資料寫入端,用來將具有該跳躍式浮點數表示法之該低位元數數位資料寫入一記憶裝置(Memory Device)。
- 23. 如申請專利範圍第22項之數位訊號處理器,其中每一數位資料係包含一標示位元(Sign bit)。
- 24. 如申請專利範圍第23項之數位訊號處理器,其中每




- 一具有該跳躍式浮點數表示法之低位元數數位資料係另包含一尾端識別碼(Tail Mark)。
- 25. 如申請專利範圍第 24項之數位訊號處理器,其中該第一表示法轉換電路係依據具有該跳躍式浮點數表示法之該低位元數數位資料之該尾端識別碼及該標示位元,將具有該跳躍式浮點數表示法之該低位元數數位資料轉換為具有該定點數表示法之該高位元數數位資料。
- 26. 如申請專利範圍第24項之數位訊號處理器,其中該萃取位移裝置係依據該乘法電路中具有該跳躍式浮點數表示法之該二低位元數數位資料之尾端識別碼,將具有該跳躍式浮點數表示法之該高位元數數位資料。
- 27. 如申請專利範圍第22項之數位訊號處理器,其中該第二表示法轉換電路係依據該高位元數數位資料之絕對值大小,將具有該定點數表示法之該高位元數數位資料放大位移(Magnifying Shift)N位元,並捨棄預定數目之位元數,再設置一尾端識別碼(Tail Mark),以產生具有該跳躍式浮點數表示法之該低位元數數位資料,其中N係為大於或等於零之整數。
- 28. 如申請專利範圍第 27項之數位訊號處理器,其中 N的




值係隨著該高位元數數位資料之絕對值大小而變動,當該高位元數數位資料之絕對值愈大,N的值係愈小;當該高位元數數位資料之絕對值愈小,N的值係愈大。


- 29. 如申請專利範圍第22項之數位訊號處理器,其中該萃取位移裝置、該第一表示法轉換電路、以及該第二表示法轉換電路係連接於至少一啟動控制訊號(Enabling Control Signal),用來分別判斷是否啟動該萃取位移裝置,該第一表示法轉換電路、以及該第二表示法轉換電路。
- 31. 如申請專利範圍第29項之數位訊號處理器,其中當該啟動控制訊號啟動該第二表示法轉換電路時,該第二表示法轉換電路時,該第二表示法轉換電路係將具有該定點數表示法之該高位元數位資料轉換為具有該跳躍式浮點數表示法之該低位元




數數位資料;當該啟動控制訊號不啟動該第二表示法轉換電路時,該第二表示法轉換電路係將具有該定點數表示法之該高位元數數位資料轉換為具有該定點數表示法之該低位元數數位資料。

- 32. 如申請專利範圍第22項之數位訊號處理器,其中該選擇運算模組係用來選擇及運算至少一筆具有該定點數表示法之高位元數數位資料。
- 33. 如申請專利範圍第22項之數位訊號處理器,其中該複數個數值表示法另包含有一整數表示法(Integer Representation)。





圖一



画

數位資料DA


位元資料

一一


位移模式	位元23	位元23位元3	位元2	位元1	位元0	説明
第零階S0	標示位元	位元資料	資金式	資本式		無放大位移
第一階SI	標示位元	位元資料	資位料元		0	放大位移4位元
第二階S2	標示位元	位元資料	-	0	0	放大位移8位元 (註3)
第三階S3	標示位元	位元資料	0	0	0	放大位移12位元 (註4)
註1: 所有	所有資料若為具有跳躍式源	有跳躍式源點數表示、	派	之24位元數位資料	位資料	,其值為將原值放大20倍後的結果
註2: 所有	所有資料若為具有跳躍	有跳躍式源點數表	示法	之24位元數位	位資料	, 其值為將原值放大2 4倍後的結果
註3: 所有	所有資料若為具有跳躍	式源點數表	示法之	24位元數位	位資料	其值為將原值放大2%倍後的結果
註4: 所有	資料若為具了	所有資料若為具有跳躍式源點數表	示法之2	示法之24位元數位	位資料,	其值為將原值放大21%後的結果

# 圖


	位移模式	位元23	位元23位元3	位元2	位元1	位元0	説 明
	第零階N0	標示位元	位元資料	資本元	資料元元		無放大位移
	第一階NI	標示位元	位元資料	資金料元		0	放大位移3位元
	第二階N2	標示位元	位元資料		0	0	放大位移7位元
	第三階N3	標示位元	位元資料	0	0	0	放大位移12位元
•				H			




圖六




圖七





圖八








圖十

















## This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.